PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-254969

(43)Date of publication of application: 01.10.1996

(51)Int.Cl.

G09G 3/36 G02F 1/133

(21)Application number: 07-058983

(71)Applicant: HITACHI LTD

(22)Date of filing:

17.03.1995


(72)Inventor: IGARASHI YOICHI

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To prevent a DC voltage from being impressed on a liquid crystal layer by selecting and outputting an internal clock when the stoppage of the clock to be input from a main computer is detected.

CONSTITUTION: When the output of an integration circuit A101 or an integration circuit B102 is fixed to an H level, the output of an inveter 131 or an inverter 132 is turned to an L level and since the L level is inputted to the input terminal of one side of a NAND circuit 121, the NAND circuit 121 is fixed to the H level. When the NAND circuit 121 is fixed to the H level, the output of an inverter 112 is turned to the L level and since the L level is inputted to the input terminal of one side of a NAND circuit 122, the output of the NAND 122 is fixed to the H level and then the clock from the main computer is stopped. Moreover, when the NAND circuits 121, 122 are fixed to the H levels, the internal clock from an oscillator 140 is outputted through NAND circuits 123, 124.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-254969

(43)公開日 平成8年(1996)10月1日

(51) Int.Cl. ⁶	•	識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 9 G	3/36	•		G 0 9 G 3/36	
G 0 2 F	1/133	5 5 0		G 0 2 F 1/133	5 5 0

審査請求 未請求 請求項の数5 〇1. (全15 頁)


	香 黛睛米	未請求 請求項の数5 OL (全 15 貝)
特願平7-58983	(71)出願人	000005108 株式会社日立製作所
平成7年(1995)3月17日	(72)発明者	東京都千代田区神田駿河台四丁目6番地 五十嵐 陽一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デパイス事業部内
	(74)代理人	弁理士 秋田 収喜
		特顧平7-58983 (71)出顧人 平成7年(1995) 3月17日 (72)発明者

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【目的】 本体コンピュータから入力される制御信号が、停止あるいは異常入力となった場合に、液晶層に直流電圧が印加されるのを防止することが可能となる液晶表示装置を提供する。

【構成】 本体コンピュータから制御信号が入力される 液晶表示装置において、内部制御信号を発生する内部制 御信号発生回路と、本体コンピュータから入力される制 御信号の停止、あるいは、異常入力を検出する制御信号 停止・異常入力検出手段と、本体コンピュータから入力 される制御信号と内部制御信号発生回路から出力される 内部制御信号とが入力され、常時本体コンピュータから入力される制御信号を選択して出力し、制御信号停止・異常入力検出手段で本体コンピュータから入力される制御信号の停止、あるいは、異常入力を検出したときに内部制御信号を選択して出力する内部制御信号選択手段とを備える。



30

【特許請求の範囲】

【請求項1】 本体コンピュータから入力されるクロッ クに基づき、液晶層に印加する電圧を制御して液晶表示 パネルに画像を表示する表示制御手段を具備する液晶表 示装置において、前記液晶表示制御手段が、内部クロッ クを発生する内部クロック発生回路と、本体コンピュー タから入力されるクロックの停止を検出するクロック停 止検出手段と、前記本体コンピュータから入力されるク ロックと前記内部クロック発生回路から出力される内部 クロックとが入力され、常時前記本体コンピュータから 10 入力されるクロックを選択して出力し、前記クロック停 止検出手段で前記本体コンピュータから入力されるクロ ックの停止を検出したときに内部クロックを選択して出 力する内部クロック選択手段とを備えることを特徴とす る液晶表示装置。

【請求項2】 本体コンピュータから入力される制御信 号に基づき、液晶層に印加する電圧を制御して液晶表示 パネルに画像を表示する表示制御手段を具備する液晶表 示装置において、前記液晶表示制御手段が、内部制御信 号を発生する内部制御信号発生回路と、本体コンピュー 20 タから入力される制御信号の停止、あるいは、異常入力 を検出する制御信号停止・異常入力検出手段と、前記本 体コンピュータから入力される制御信号と前記内部制御 信号発生回路から出力される内部制御信号とが入力さ れ、常時前記本体コンピュータから入力される制御信号 を選択して出力し、前記制御信号停止・異常入力検出手 段で前記本体コンピュータから入力される制御信号の停 止、あるいは、異常入力を検出したときに内部制御信号 を選択して出力する内部制御信号選択手段とを備えるこ とを特徴とする液晶表示装置。

【請求項3】 前記制御信号が、水平同期信号であるこ とを特徴とする請求項2に記載された液晶表示装置。

【請求項4】 前記制御信号が、垂直同期信号であるこ とを特徴とする請求項2に記載された液晶表示装置。

【請求項5】 前記制御信号が、ディスプレイタイミン グ信号であることを特徴とする請求項2に記載された液 晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置に係わ り、特に、本体コンピュータからクロック等の制御信号 が入力される液晶表示装置に適用して有効な技術に関す

[0002]

【従来の技術】従来、液晶表示装置の1つとして、液晶 表示モジュールが知られている。

【0003】図6は、従来のTFT (Thin Fil m Transistor)方式の液晶表示モジュール の概略構成を示すブロック図である。

晶表示パネル、500はインタフェース部、510は表 示制御装置、520は電源部、521は正電圧生成回 路、522は負電圧生成回路、523はコモン電極(対 抗電極)電圧生成回路、524はゲート電極電圧生成回 路、525はマルチプレクサ、530はドレインドライ バ、531,532,541は信号線、533は表示デ ータのデータバス、540はゲートドライバである。

【0005】図6に示すTFT方式の液晶表示モジュー ルにおいては、TFT液晶表示パネル(TFT-LC D) の上側にドレインドライバ530が配置され、ま た、TFT液晶表示パネル(TFT-LCD)の側面部 には、ゲートドライバ540、インタフェース部500 が配置される。

【0006】インタフェース部500はインタフェース 基板に実装され、また、ドレインドライバ530、ゲー トドライバ540も、それぞれ専用のプリント基板に実 装される。

【0007】図6に示すTFT液晶表示パネル(TFT ーLCD)は、マトリックス状に配置された薄膜トラン ジスタ(TFT)を有し、前記薄膜トランジスタ(TF T)は、隣接する2本のドレイン信号線(D)と、隣接 する2本のゲート信号線(G)との交差領域内に配置さ れる。

【0008】列方向の薄膜トランジスタ(TFT)のド レイン電極は、それぞれ、ドレイン信号線(D)に接続 され、行方向の薄膜トランジスタ(TFT)のゲート電 極は、それぞれゲート信号線(G)に接続される。

【0009】薄膜トランジスタTFTのソース電極は画 素電極に接続され、画素電極とコモン電極(対向電極) との間に液晶層が挟持される。

【0010】薄膜トランジスタTFTは、ゲート電極に 正のバイアス電圧を印加すると導通し、ゲート電極に負 のバイアス電圧を印加すると不導通になる。

【0011】ここで、図6に示す液晶表示パネル(TF T-LCD) は、640×3×480画素から構成され る。

【0012】図6に示すTFT方式の液晶表示モジュー ルおいて、インタフェース部500は、表示制御装置5 10と電源部520とから構成される。

【0013】表示制御装置510は、1個の半導体集積 回路(LSI)から構成され、本体コンピュータから送 信されてくるクロック、ディスプレイタイミング信号、 水平同期信号、垂直同期信号の各制御信号、表示用デー タを基に、ドレインドライバ530、および、ゲートド ライバ540を制御・駆動する。

【0014】また、電源部520は、正電圧生成回路5 21、負電圧生成回路522、コモン電極(対抗電極) 電圧生成回路523、ゲート電極電圧生成回路524、 マルチプレクサ525から構成される。

【0004】図6において、TFT-LCDはTFT液 50 【0015】正電圧生成回路521、負電圧生成回路5

22は、それぞれ直列抵抗分圧回路で構成され、正電圧 の階調階調基準電圧、あるいは、負電圧の階調階調基準 電圧を生成する。

【0016】また、マルチプレクサ525は、表示制御 装置510からの交流化タイミング信号に応じて、正電 圧生成回路521、あるいは、負電圧生成回路522か らの出力電圧を切り替えてドレインドライバ530に出 力する。

【0017】また、コモン電極(対抗電極)電圧生成回 路523はコモン電極に印加する駆動電圧を、ゲート電 10 ム開始指示信号を出力する。 極電圧生成回路524は、薄膜トランジスタ (TFT) のゲートに印加する駆動電圧を生成する。

【0018】図7は、図6に示す本体コンピュータから の表示制御信号および表示制御装置510で生成する表 示制御信号のタイミングチャートを示す図である。

【0019】表示制御装置510は、ディスプレイタイ ミング信号が入力されると、これを表示開始位置と判断 し、信号線532を介してスタートパルスを出力すると ともに、受け取った単純1列の表示データを、データバ ス533を介してドレインドライバ530に出力する。 【0020】その際に、信号線531を介して、ドレイ ンドライバ530のラッチクロックとして、クロック (D2)を合わせて出力する。

【0021】この場合に、本体コンピュータからの表示 データは、1 画素単位、即ち、赤(R)、緑(G)、青 (B) の各データを1つの組にして単位時間毎に転送す

【0022】ここで、表示データは、各色毎4ビットの 12ビット、あるいは、各色毎6ビットの18ビットで 構成されている。

【0023】この場合、ドレインドライバ530の前段 のキャリー出力は、そのまま次段のドレインドライバ5 30のキャリー入力に入力され、このキャリー信号によ りドレインドライバ530のデータラッチ部のラッチ動 作が制御され、誤った表示データがデータラッチ部に書 き込まれるのを防止している。

【0024】また、表示制御装置510は、ディスプレ イタイミング信号の入力が終了するか、または、ディス プレイタイミング信号が入力されてから所定の一定時間 が過ぎると、1水平分の表示データが終了したものとし 40 て、ドレインドライバ530のラッチ回路に蓄えていた 表示データを薄膜トランジスタ(TFT)のドレイン線 に出力するための表示制御信号であるクロック (D1) を信号線531を介してドレインドライバ530に出力

【0025】また、表示制御装置510は、水平同期信 号に基づいて、1水平走査時間毎に、順次TFT液晶表 示パネル(TFT-LCD)の各ゲート信号線(G)に 正のバイアス電圧を印加するように、信号線541を介 トクロックであるクロック(G1)を出力する。

【0026】これにより、TFT液晶表示パネル(TF T-LCD) の各ゲート信号線(G) に接続された複数 の薄膜トランジスタ (TFT) が、1水平走査時間の間 導通する。

【0027】さらに、表示制御装置510は、垂直同期 信号入力後に、第1番目のディスプレイタイミング信号 が入力されると、これを第1番目の表示ラインと判断し て信号線541を介してゲートドライバ540にフレー

【0028】また、表示制御装置510は、液晶層に長 時間同じ電圧(直流電圧)が印加されないように、ある 一定時間毎に液晶層に印加する駆動電圧を交流化するた めの交流化タイミイング信号を、電源部520へ出力す る。

【0029】ここで、交流化とは、コモン電極(対抗電 極)の駆動電圧を基準にして、ドレインドライバ530 に入力する階調基準電圧、即ち、液晶層の画素電極に印 加する駆動電圧を、一定時間毎に正電圧側/負電圧側に 変化させること意味する。

[0030]

【発明が解決しようとする課題】一般に、液晶層は、長 時間同じ電圧(直流電圧)が印加されていると、液晶層 の傾きが固定化され、結果として残像現象を引き起こ し、液晶層の寿命を縮めることになる。

【0031】これを防止するために、従来の液晶表示装 置においては、前記図6に示すTFT方式の液晶表示モ ジュールのように、液晶層に印加する駆動電圧をある一 定時間毎に交流化するようにしている。

30 【0032】そして、前記交流化の方式としては種々の 方式が知られているが、最も多く用いられている方式 は、1フレーム時間単位毎および1ライン時間単位毎に 交流化を行う方式である。

【0033】図8は、1ライン時間単位毎および1フレ ーム時間単位毎に交流化を行う方式の交流化タイミイン グ信号発生回路の一例の回路構成を示す図である。

【0034】図8において、601、602、603は D型フリップ・フロップ回路、604はノア回路、60 5は排他的論理和回路、606はR-S型フリップ・フ ロップ回路である。

【0035】図8に示す交流化タイミイング信号発生回 路において、D型フリップ・フロップ回路601は、そ の反転出力端子(バーO)とデータ入力端子(D)とが 接続されているので、D型フリップ・フロップ回路60 1のクロック入力端子(CK)に垂直同期信号が入力さ れる毎に、その出力端子(O)から「Hレベル」あるい は「Lレベル」を交互に出力する。

【0036】また、D型フリップ・フロップ回路602 の出力端子(O)の出力とR-S型フリップ・フロップ してゲートドライバ540へ1水平走査時間周期のシフ 50 回路606の出力端子(Q)の出力とがノア回路604

30

に入力され、ノア回路604の出力がD型フリップ・フ ロップ回路602のデータ入力端子(D)に入力され

【0037】ここで、R-S型フリップ・フロップ回路 606は、セット端子に垂直同期信号が入力されるの で、垂直同期信号が入力されると、R-S型フリップ・ フロップ回路606は、その出力端子(Q)から「Hレ ベル」を出力し、ノア回路604の出力が「Lレベル」 となる。

【0038】したがって、垂直同期信号が入力された後 10 で、D型フリップ・フロップ回路602のクロック入力 端子(CK)に、最初のディスプレイタイミング信号が 入力されると、D型フリップ・フロップ回路602の出 力端子(Q)は「Lレベル」、また、D型フリップ・フ ロップ回路602の反転出力端子(バーQ)の出力は 「Hレベル」となる。

【0039】また、R-S型フリップ・フロップ回路606は、リセット端子にD型フリップ・フロップ回路6 02の反転出力端子(バーQ)の出力が入力されるの で、D型フリップ・フロップ回路602の反転出力端子 20 (バーQ)が「Hレベル」になると、R-S型フリップ ・フロップ回路606はリセットされる。

【0040】R-S型フリップ・フロップ回路606は リセットされると、その出力端子(Q)から「Lレベ ル」を出力する。

【0041】ここで、ノア回路604は、一方の入力端 子に「Lレベル」が入力されると、他方の入力端子に入 力されるD型フリップ・フロップ回路602の出力端子 (Q)の出力の反転出力を、その出力端子から出力す る。

【0042】したがって、D型フリップ・フロップ回路 602のクロック入力端子(CK)にディスプレイタイ ミング信号が入力される毎に、その反転出力端子(バー Q)から「Hレベル」あるいは「Lレベル」を交互に出 力する。

【0043】また、D型フリップ・フロップ回路601 の出力端子(Q)の出力、および、D型フリップ・フロ ップ回路602の反転出力端子(バーQ)の出力は、排 他的論理和回路605に入力され、さらに、排他的論理 和回路605の出力は、D型フリップ・フロップ回路6 40 03のデータ入力端子(D)に入力される。

【0044】この場合、D型フリップ・フロップ回路6 01の出力端子(O)の出力が「Hレベル」のときは、 D型フリップ・フロップ回路602の反転出力端子(バ ーQ)からの出力が、排他的論理和回路605で反転さ れてD型フリップ・フロップ回路603のデータ入力端 子(D)に入力され、また、D型フリップ・フロップ回 路601の出力端子(Q)の出力が「Lレベル」のとき は、D型フリップ・フロップ回路602の反転出力端子 (バーQ)からの出力が、そのままD型フリップ・フロ 50 を駆動するための中核となっているクロックの停止、あ

ップ回路603のデータ入力端子(D)に入力される。 【0045】また、D型フリップ・フロップ回路603 は、そのクロック入力端子(CK)にドレインドライバ との同期クロックが入力される毎に、その出力端子 (O) から交流化タイミング信号を出力する。

【0046】したがって、図8に示す交流化タイミイン グ信号発生回路においては、D型フリップ・フロップ回 路602のクロック入力端子(CK)にディスプレイタ イミング信号が入力される毎、および、D型フリップ・ フロップ回路601のクロック入力端子(CK)に垂直 同期信号が入力される毎に、交流化タイミング信号が 「Hレベル」あるいは「Lレベル」に変化する。

【0047】図8を用いて説明したように、前記交流化 は、本体コンピュータから入力されるディスプレイタイ ミング信号、水平同期信号、垂直同期信号の各制御信号 に基づいて、交流化の切り替え時期を決定している。

【0048】さらに、本体コンピュータからのクロック が停止すると、ドレインドライバ530、ゲートドライ バ540にクロックが印加されない。

【0049】そのため、仮に、本体コンピュータからの クロック、ディスプレイタイミング信号、水平同期信 号、垂直同期信号の制御信号の1部あるいは全部が停止 すると、液晶表示装置の内部の回路が正常に動作しなく なり、液晶表示パネル(TFT-LCD)の液晶層を駆 動する駆動電圧あるいはタイミング信号が生成されなく なる。

【0050】それにより、液晶表示パネル(TFTーL CD)の液晶層の交流駆動を行うことができず、液晶層 に直流成分が強くかかり、結果として、液晶表示パネル (TFT-LCD)に残像現象が生じるばかりでなく、 液晶層の寿命を縮めてしまうという問題点があった。

【0051】また、本体コンピュータから入力される各 制御信号が異常入力、例えば、本来のタイミングよりか なり短かいタイミングとなると、液晶層を駆動する駆動 タイミングが異常となって、液晶表示パネル(TFT-LCD)上に何も画像が表示されず、さらに、交流化の 周期が異なって、結果として、液晶層に残像現象が生じ るばかりでなく、液晶層の寿命を縮めてしまうという問 題点があった。

【0052】そのため、従来の液晶表示装置の中には、 表示制御装置510の内部にカウンタ回路を備え、垂直 同期信号および水平同期信号が本体コンピュータから入 力されない場合に、前記カウンタ回路のオーバー・フロ ー(キャリー・アップ)を利用して、ダミーの垂直同期 信号および水平同期信号を生成するようにしているもの も知られている。

【0053】しかしながら、前記ダミーの垂直同期信号 および水平同期信号を生成するようにした従来の液晶表 示装置においても、液晶表示パネル (TFT-LCD)

るいは、その他の制御信号の停止に対する処理は、何等 行っていない。

【0054】まして、本体コンピュータから液晶表示装 置に入力される各制御信号が、異常なタイミングとなっ たときの処理については、何等行っていない。

【0055】本発明は、前記従来技術の問題点を解決す るためになされたものであり、本発明の目的は、液晶表 示装置において、本体コンピュータから入力される制御 信号が、停止あるいは異常入力となった場合に、液晶層 に直流電圧が印加されるのを防止することが可能となる 10 る。 技術を提供することにある。

【0056】本発明の前記目的並びにその他の目的及び 新規な特徴は、本明細書の記載及び添付図面によって明 らかにする。

[0057]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記の通りである。

【0058】(1)本体コンピュータから入力されるク ロックに基づき、液晶層に印加する電圧を制御して液晶 20 表示パネルに画像を表示する表示制御手段を具備する液 晶表示装置において、前記液晶表示制御手段が、内部ク ロックを発生する内部クロック発生回路と、本体コンピ ュータから入力されるクロックの停止を検出するクロッ ク停止検出手段と、前記本体コンピュータから入力され るクロックと前記内部クロック発生回路から出力される 内部クロックとが入力され、常時前記本体コンピュータ から入力されるクロックを選択して出力し、前記クロッ ク停止検出手段で前記本体コンピュータから入力される クロックの停止を検出したときに内部クロックを選択し 30 て出力する内部クロック選択手段とを備えることを特徴

【0059】(2)本体コンピュータから入力される制 御信号に基づき、液晶層に印加する電圧を制御して液晶 表示パネルに画像を表示する表示制御手段を具備する液 晶表示装置において、前記液晶表示制御手段が、内部制 御信号を発生する内部制御信号発生回路と、本体コンピ ュータから入力される制御信号の停止、あるいは、異常 入力を検出する制御信号停止・異常入力検出手段と、前 記本体コンピュータから入力される制御信号と前記内部 40 制御信号発生回路から出力される内部制御信号とが入力 され、常時前記本体コンピュータから入力される制御信 号を選択して出力し、前記制御信号停止・異常入力検出 手段で前記本体コンピュータから入力される制御信号の 停止、あるいは、異常入力を検出したときに内部制御信 号を選択して出力する内部制御信号選択手段とを備える ことを特徴とする。

[0060]

【作用】前記(1)手段によれば、本体コンピュータか らクロックが入力される液晶表示装置において、内部ク 50 24)と、インバータ112とは、クロック選択回路を

ロックを発生する内部クロック発生回路を備え、クロッ ク停止検出手段で記本体コンピュータから入力されるク ロックの停止を検出したときに、内部クロック選択手段 で内部クロックを選択して出力する。

【0061】これにより、本体コンピュータからのクロ ックが停止した場合でも、内部クロックに基づいて液晶 層に印加する電圧を制御することが可能となり、本体コ ンピュータから入力されるクロックの停止により液晶層 に直流電圧が印加されるのを防止することが可能とな

【0062】前記(2)手段によれば、本体コンピュー タから制御信号が入力される液晶表示装置において、内 部制御信号を発生する内部制御信号発生回路を備え、制 御信号停止・異常入力検出手段で本体コンピュータから 入力される制御信号の停止、あるいは、異常入力を検出 したときに、内部制御信号選択手段で内部制御信号を選 択して出力する。

【0063】これにより、本体コンピュータからの制御 信号が停止、あるいは、異常入力となった場合でも、内 部制御信号に基づいて液晶層に印加する電圧を制御する ことが可能となり、本体コンピュータから入力される制 御信号の停止、あるいは、異常入力により液晶層に直流 電圧が印加されるのを防止することが可能となる。

[0064]

【実施例】以下、本発明をTFT方式の液晶表示モジュ ールに適用した場合の実施例を図面を参照して詳細に説

【0065】なお、実施例を説明するための全図におい て、同一機能を有するものは同一符号を付け、その繰り 返しの説明は省略する。

【0066】また、以下の実施例で説明するTFT方式 の液晶表示モジュールの構成は、前記図6に示す従来の TFT方式の液晶表示モジュールの構成と同じであるの でその詳細な説明は省略する。

【0067】〔実施例1〕本実施例1は、液晶表示モジ ュールの表示制御装置510の内部に内部クロック発生 回路を備え、本体コンピュータから液晶表示モジュール に入力されるクロックが停止した場合に、表示制御装置 510の内部クロック発生回路からの内部クロックを使 用するようにした実施例である。

【0068】図1は、本発明の一実施例(実施例1)で ある液晶表示モジュールにおける表示制御装置510の 内部に備えられるクロック停止検出、および、クロック 切り替え回路の回路構成を示す図である。

【0069】図1において、101,102は積分回 路、111, 112はインバータ、121, 122, 1 23, 124はナンド回路、131, 132はシュミッ トトリガ方式のインバータ、140は発振器である。

【0070】 ここで、インバータ(122, 123, 1

構成する。

【0071】図1に示すクロック停止検出・クロック切 り替え回路において、積分回路A(101)が、本体コ ンピュータから入力されるクロックの立上りからの「H レベル」期間を検出する。

【0072】クロックの立上りから、「Hレベル」期間 が長時間続いた場合には、積分回路A(101)の出力 が「Hレベル」に固定されるので、この状態をクロック 停止状態と判断する。

【0073】また、積分回路B(102)が、インバー 10 タ111で反転されたクロックの立上りからの「Hレベ ル」期間を検出することにより、本体コンピュータから 入力されるクロックの立下りからの「Lレベル」期間を 検出する。

【0074】クロックの立下りから、「Lレベル」期間 が長時間続いた場合には、積分回路B(102)の出力 が「Hレベル」に固定されるので、この状態をクロック 停止状態と判断する。

【0075】ここで、クロックの停止状態を検出する検 出時定数は、ほぼ $\tau = CR$ とする。

【0076】積分回路A(101)あるいは積分回路B (102)の出力が「Hレベル」に固定されると、イン バータ131あるいはインバータ132の出力が「Lレ ベル」となり、その「Lレベル」がナンド回路121の 一方の入力端子に入力されるので、ナンド回路121が 「Hレベル」に固定される。

【0077】なお、インバータ131あるいはインバー タ132は、ノイズによる影響を防止するために設けら れたものであり、ノイズの影響がない場合には必要な く、その場合、積分回路A(101)あるいは積分回路 30 B(102)の出力をオア回路を介してクロック選択回 路に入力すればよい。

【0078】ナンド回路121が「Hレベル」に固定さ れると、インバータ112の出力が「Lレベル」とな り、その「Lレベル」がナンド回路122の一方の入力 端子に入力されるので、ナンド回路122が「Hレベ ル」に固定され、本体コンピュータからのクロックは阻 止される。

【0079】また、ナンド回路121、および、ナンド 回路122が、「Hレベル」に固定されると、内部クロ 40 ック発生回路である発振器140からの内部クロック が、ナンド回路123、および、ナンド回路124を通 って出力される。

【0080】また、本体コンピュータからのクロックが 停止した後に、本体コンピュータからのクロックが正常 に復帰した場合には、積分回路A(101)あるいは積 分回路B(102)の出力が「Lレベル」になり、これ により、クロック選択回路は本体コンピュータからのク ロックを選択する。

10 路構成に限定されるものではなく、マルチプレクサ、あ

るいは、図2に示すような回路構成のクロック選択回路 を用いることも可能である。

【0082】図2(a)に示すクロック選択回路は、本 体コンピュータからのクロックと、インバータ111で 反転されたナンド回路121の出力とをアンド回路15 1に入力し、また、発振器140からの出力と、ナンド 回路121の出力とをアンド回路152に入力し、さら に、アンド回路151の出力とアンド回路152の出力 とをオア回路161に入力するようにしたものである。 【0083】また、図2(a)に示すクロック選択回路 は、本体コンピュータからのクロックと、ナンド回路1 21の出力とをノア回路171に入力し、また、発振器 140からの出力と、インバータ111で反転されたナ ンド回路121の出力とをノア回路172に入力し、さ らに、ノア回路171の出力とノア回路172の出力と をノア回路173に入力するようにしたものである。

【0084】本実施例1によれば、本体コンピュータか らのクロックが停止した場合でも、内部クロックに基づ 20 いてTFT方式の液晶表示パネル (TFT-LCD) を 駆動することが可能となり、本体コンピュータから入力 されるクロックの停止により液晶層に直流電圧が印加さ れるのを防止することが可能となる。

【0085】〔実施例2〕本実施例2は、液晶表示モジ ュールの表示制御装置510の内部に内部水平同期信号・ 発生回路を備え、本体コンピュータから液晶表示モジュ ールに入力される水平同期信号が停止、あるいは、異常 となった場合に、表示制御装置510の内部水平同期信 号発生回路からの内部水平同期信号を使用するようにし た実施例である。

【0086】図3は、本発明の他の実施例(実施例2) である液晶表示モジュールにおける表示制御装置510 の内部に備えられる水平同期信号停止・異常入力検出回 路、および、内部水平同期信号生成回路の回路構成を示 . す図である。

【0087】図3において、201はディレイ回路、2 11, 212はカウンタ回路、231は1水平時間のク ロック数、241はデコード回路、251は比較回路、 261はオア回路、271はマルチプレクサである。

【0088】図3に示す回路において、カウンタ回路2 11は本体コンピュータから入力されるクロックをカウ ントし、ディレイ回路201により遅延された水平同期 信号によりクリアされる。

【0089】ここで、カウンタ回路211は、水平同期 信号が入力されないと、オーバーフロー状態となり、ク リアされるとともにキャリー信号を出力する。

【0090】レジスタ221は、水平同期信号が入力さ れると、カウンタ回路211のカウンタ値を保持する。 【0091】また、カウンタ回路212は、本体コンピ 【0081】なお、クロック選択回路は、図1に示す回 50 ュータから入力されるクロックをカウントし、そのカウ ント値をデコード回路241に出力する。

【0092】ここで、カウンタ回路212は所定数のカ ウント数に到達すると、カウント値が0にクリアされ

【0093】デコード回路241は、カウンタ回路21 2からのカウント値が所定のカウント値以上の値になっ たときに、「Hレベル」の信号、即ち、内部水平同期信 号を出力する。

【0094】始めに、本実施例2において、本体コンピ ュータから液晶表示モジュールに水平同期信号が入力さ 10 れない場合について説明する。

【0095】前記した如く、水平同期信号が入力されな いと、カウンタ回路211がオーバーフロー状態とな り、このカウンタ回路211がオーバーフロー状態とな ったときを、水平同期信号の停止と判断する。

【0096】水平同期信号の停止と判断した場合には、 カウンタ回路211のオーバーフローに伴うキャリー信 号をオア回路261に入力し、ダミーの水平同期信号と してマルチプレクサ271から出力する。

【0097】次に、本実施例2において、本体コンピュ 20 ータから液晶表示モジュールに入力される水平同期信号 が異常入力の場合について説明する。

【0098】前記レジスタ221の値(a)と、ROM 等に記憶してある1水平時間当たりのクロック数(b) とを、比較回路251で比較する。

【0099】 ここで、1水平時間当たりのクロック数 (b) は、例えば、1ライン当たりの表示画素数であ る。

【0100】比較回路251での比較結果がa=bある いはa>bのときには、比較回路251の比較結果a< 30 bは「Lレベル」となり、マルチプレクサ271は、オ ア回路261を通過した本体コンピュータからの水平同 期信号を選択する。

【0101】比較回路251での比較結果がa<bのと きには、比較回路251の比較結果a < bは「Hレベ ル」となり、マルチプレクサ271は、本体コンピュー タからの水平同期信号を阻止し、デコード回路241か らの内部水平同期信号を選択する。

【0102】また、本体コンピュータからの水平同期信 号が停止あるいは異常入力となった後に、本体コンピュ 40 ータからの水平同期信号が正常に復帰した場合には、比 較回路251の比較結果a<bは「Lレベル」となり、 これにより、マルチプレクサ271は本体コンピュータ からの水平同期信号を選択する。

【0103】図3に示す回路において、内部水平同期信 号では、入力されるディスプレイタイミング信号との関 連性が保たれないが想定されるので、ディスプレイタイ ミング信号も表示制御装置510の内部で生成するよう にしてもよい。

ーに伴うキャリー信号と、比較回路251での比較結果 がaくbのときの出力とを、オア回路に入力し、水平同 期信号が停止状態となったときに、デコーダ回路241 からの内部水平同期信号をマルチプレクサ271から出 力するようにしてもよい。

【0105】さらに、比較回路251での比較結果がa >bのときにも、本体コンピュータからの水平同期信号 を阻止し、デコード回路241からの内部水平同期信号 を選択するようにしてもよい。

【0106】本実施例2によれば、本体コンピュータか らの水平同期信号が停止、あるいは、異常入力となった 場合でも、内部水平同期信号に基づいてTFT方式の液 晶表示パネル (TFT-LCD) を駆動することが可能 となり、本体コンピュータから入力される水平同期信号 の停止あるいは異常入力により液晶層に直流電圧が印加 されるのを防止することが可能となる。

【0107】〔実施例3〕本実施例3は、液晶表示モジ ュールの表示制御装置510の内部に内部垂直同期信号 発生回路を備え、本体コンピュータから液晶表示モジュ ールに入力される垂直同期信号が停止、あるいは、異常 となった場合に、表示制御装置510の内部垂直同期信 号発生回路からの内部垂直同期信号を使用するようにし た実施例である。

【0108】図4は、本発明の他の実施例(実施例3) である液晶表示モジュールにおける表示制御装置510 の内部に備えられる垂直同期信号停止・異常入力検出回 路、および、内部垂直同期信号生成回路の回路構成を示 す図である。

【0109】図4において、301はディレイ回路、3 11,312はカウンタ回路、331は1垂直時間のク ロック数、341はデコード回路、351は比較回路、 361はオア回路、371はマルチプレクサである。

【0110】図4に示す回路において、カウンタ回路3 11は本体コンピュータから入力されるクロックをカウ ントし、ディレイ回路301により遅延された垂直同期 信号によりクリアされる。

【0111】ここで、カウンタ回路311は、垂直同期 信号が入力されないと、オーバーフロー状態となり、ク リアされるとともにキャリー信号を出力する。

【0112】レジスタ321は、垂直同期信号が入力さ れると、カウンタ回路311のカウンタ値を保持する。 【0113】また、カウンタ回路312は、本体コンピ ュータから入力されるクロックをカウントし、そのカウ ント値をデコード回路341に出力する。

【0114】ここで、カウンタ回路312は所定数のカ ウント数に到達すると、カウント値が0にクリアされ る。

【0115】デコード回路341は、カウンタ回路31 2からのカウント値が所定のカウント値以上の値になっ 【0104】なお、カウンタ回路211のオーバーフロ 50 たときに、「Hレベル」の信号、即ち、内部垂直同期信 号を出力する。

【0116】始めに、本実施例3において、本体コンピ ュータから液晶表示モジュールに垂直同期信号が入力さ れない場合について説明する。

【0117】前記した如く、垂直同期信号が入力されな いと、カウンタ回路311がオーバーフロー状態とな り、このカウンタ回路311がオーバーフロー状態とな ったときを、垂直同期信号の停止と判断する。

【0118】垂直同期信号の停止と判断した場合には、 カウンタ回路311のオーバーフローに伴うキャリー信 10 号をオア回路361に入力し、ダミーの垂直同期信号と してマルチプレクサ371から出力する。

【0119】次に、本実施例3において、本体コンピュ ータから液晶表示モジュールに入力される垂直同期信号 が異常入力の場合について説明する。

【0120】前記レジスタ321の値(a)と、ROM 等に記憶してある1表示画面(フレーム)当たりのライ ン数(b)とを、比較回路351で比較する。

【0121】比較回路351での比較結果がa=bある いは a > b のときには、比較回路 3 5 1 の比較結果 a < 20 bは「Lレベル」となり、マルチプレクサ371は、オ ア回路361を通過した本体コンピュータからの垂直同 期信号を選択する。

【0122】比較回路351での比較結果がa<bのと きには、比較回路351の比較結果a < bは「Hレベ ル」となり、マルチプレクサ371は、本体コンピュー タからの垂直同期信号を阻止し、デコード回路341か らの内部垂直同期信号を選択する。

【0123】また、本体コンピュータからの垂直同期信 号が停止あるいは異常入力となった後に、本体コンピュ 30 ータからの垂直同期信号が正常に復帰した場合には、比 較回路351の比較結果aくbは「Lレベル」となり、 これにより、マルチプレクサ371は本体コンピュータ からの垂直同期信号を選択する。

【0124】なお、カウンタ回路311のオーバーフロ ーに伴うキャリー信号と、比較回路351での比較結果 がaくbのときの出力とを、オア回路に入力し、垂直同 期信号が停止状態となったときに、マルチプレクサ37 1が、デコーダ回路341からの内部垂直同期信号を選 択するようにしてもよい。

【0125】さらに、比較回路351での比較結果がa >bのときにも、本体コンピュータからの水平同期信号 を阻止し、デコード回路241からの内部水平同期信号 を選択するようにしてもよい。

【0126】本実施例3によれば、本体コンピュータか らの垂直同期信号が停止、あるいは、異常入力となった 場合でも、内部垂直同期信号に基づいてTFT方式の液 晶表示パネル (TFT-LCD) を駆動することが可能 となり、本体コンピュータから入力される垂直同期信号 の停止あるいは異常入力により液晶層に直流電圧が印加 50 れ、アンド回路481の出力が、内部ディスプレイタイ

されるのを防止することが可能となる。

【0127】〔実施例4〕本実施例4は、液晶表示モジ ュールの表示制御装置510の内部に内部ディスプレイ タイミング信号発生回路を備え、本体コンピュータから 液晶表示モジュールに入力されるディスプレイタイミン グ信号が停止、あるいは、異常となった場合に、表示制 御装置510の内部ディスプレイタイミング信号発生回 路からの内部ディスプレイタイミング信号を使用するよ うにした実施例である。

【0128】図5は、本発明の他の実施例(実施例4) である液晶表示モジュールにおける表示制御装置510 の内部に備えられるディスプレイタイミング信号停止・ 異常入力検出回路、および、内部ディスプレイタイミン グ信号生成回路の回路構成を示す図である。

【0129】図5において、401、402はディレイ 回路、411,412,413,414はカウンタ回。 路、431は1水平ライン当たりの表示画素数、432 は1表示画面当たりの表示ライン数、441,442は デコード回路、451, 452は比較回路、461はオ ア回路、471はマルチプレクサ、481、482はア ンド回路、491、492はインバータである。

【0130】図5に示す回路において、本体コンピュー タからのディスプレイタイミング信号とクロックとは、 アンド回路481に入力され、カウンタ回路411は、 アンド回路481の出力をカウントし、ディレイ回路4 01により遅延された水平同期信号によりクリアされ

【0131】また、カウンタ回路412は、本体コンピ ュータから入力されるディスプレイタイミング信号をカ ウントし、ディレイ回路402により遅延された垂直同 期信号によりクリアされる。

【0132】また、レジスタ421は、水平同期信号が 入力されると、カウンタ回路411のカウンタ値を保持 し、また、レジスタ422は、垂直同期信号が入力され ると、カウンタ回路412のカウンタ値を保持する。

【0133】また、カウンタ回路413は、本体コンピ ュータから入力されるクロックをカウントし、そのカウ ント値をデコード回路441に出力する。

【0134】デコード回路441は、カウンタ回路41 40・3からのカウント値が所定のカウント値以上の値になっ たときに、「Hレベル」の信号を出力する。

【0135】また、カウンタ回路414は、本体コンピ ュータから入力される水平同期信号をカウントし、その カウント値をデコード回路442に出力する。

【0136】デコード回路442は、カウンタ回路41 4からのカウント値が所定のカウント値以上の値になっ たときに、「Hレベル」の信号を出力する。

【0137】デコード回路441の出力、および、デコ ード回路442の出力は、アンド回路481に入力さ

ミング信号となる。

【0138】ここで、カウンタ回路411,412,4 13,414は所定数のカウント数に到達すると、カウ ント値が0にクリアされる。

【0139】始めに、本実施例4において、本体コンピ ュータから液晶表示モジュールにディスプレイタイミン グ信号が入力されない場合について説明する。

【0140】本体コンピュータから液晶表示モジュール にディスプレイタイミング信号が入力されない場合に は、例えば、カウンタ回路412の値が0となり、ディ 10 スプレイタイミング信号の停止と判断する。

【0141】この場合には、レジスタ回路422の値も Oとなり、前記レジスタ422の値(A)と、ROM等 に記憶してある1表示画面当たりの表示ライン数(B) とを、比較回路 4 5 1 で比較すると、その比較結果は A <Bとなる。

【0142】したがって、比較回路452の比較結果A =Bが「Lレベル」、インバータ492の出力が「Hレ ベル」となり、マルチプレクサ471は、デコード回路 441およびデコード回路442で生成された内部ディ 20 スプレイタイミング信号を選択する。

【0143】次に、本実施例4において、本体コンピュ ータから液晶表示モジュールに入力されるディスプレイ タイミング信号が異常入力の場合について説明する。

【0144】ディスプレイタイミング信号の長さ(横方 向の表示画素数)が異常の場合には、前記レジスタ42 1の値(a)と、ROM等に記憶してある1表示ライン 当たりの表示画素数(b)とを、比較回路451で比較 すると、その比較結果がaくbあるいはa>bとなる。

【0145】したがって、比較回路451の比較結果路 30 a=bは「Lレベル」、インバータ491の出力が「H レベル」となり、マルチプレクサ471は、デコード回 路441およびデコード回路442で生成された内部デ ィスプレイタイミング信号を選択する。

【0146】また、ディスプレイタイミング信号のパル ス数(縦方向の表示ライン数)が異常の場合には、前記 レジスタ422の値(A)と、ROM等に記憶してある 1表示画面当たりの表示ライン数(B)とを、比較回路 451で比較すると、その比較結果はA<BあるいはA >Bとなる。

【0147】したがって、比較回路452の比較結果路 A=Bは「Lレベル」、インバータ492の出力が「H レベル」となり、マルチプレクサ471は、デコード回 路441およびデコード回路442で生成された内部デ ィスプレイタイミング信号を選択する。

【0148】また、本体コンピュータからのディスプレ イタイミング信号が停止あるいは異常入力となった後 に、本体コンピュータからのディスプレイタイミング信 号が正常に復帰した場合には、比較回路451の比較結 果路a=b、および、比較回路452の比較結果路A= 50 成を示す図である。 16

Bはともに「Hレベル」、インバータ491およびイン バータ492の出力はともに「Lレベル」となり、これ により、マルチプレクサ471は本体コンピュータから のディスプレイタイミング垂直同期信号を選択する。

【0149】本実施例4によれば、本体コンピュータか らのディスプレイタイミング信号が停止、あるいは、異 常入力となった場合でも、内部ディスプレイタイミング 信号に基づいてTFT方式の液晶表示パネル(TFT-LCD)を駆動することが可能となり、本体コンピュー タから入力されるディスプレイタイミング信号の停止あ るいは異常入力により液晶層に直流電圧が印加されるの を防止することが可能となる。

【0150】なお、前記各実施例は、誤動作における準 回復処理であり、この処理によりTFT液晶表示パネル (TFT-LCD) 上での表示画像が、正常な場合の表 示画像と比べて異常な表示画像となることは確かであ る。

【0151】しかしながら、この異常な表示画像によ り、ユーザーに本体コンピュータからの制御信号が異常 であることを分からせることができ、ユーザーは早急に 修理等の対応することが可能となる。

【0152】また、前記各実施例では、本発明をTFT 方式の液晶常時モジュールに適用した場合について説明 したが、本発明はこれに限定されるものではなく、ST N (Super Twisted Nematic)方 式の液晶表示モジュールなど全ての液晶表示装置に適用 できることは言うまでもない。

【0153】以上、本発明を実施例に基づき具体的に説 明したが、本発明は、前記実施例に限定されるものでは なく、その要旨を逸脱しない範囲で種々変更し得ること は言うまでもない。

[0154]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。

【0155】(1)本発明によれば、本体コンピュータ から入力されるクロック、ディスプレイタイミング信 号、水平同期信号、垂直同期信号の各制御信号が、停止 あるいは異常入力となっても、液晶表示装置の内部で各 制御信号に対応するそれぞれの内部制御信号を生成する ようにしたので、液晶層に常に交流化された駆動電圧を 印加することが可能となる。

【0156】これにより、本体コンピュータから入力さ れる各制御信号の停止あるいは異常入力により液晶層に 直流電圧が印加されるのを防止することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例(実施例1)である液晶表示 モジュールにおける表示制御装置510の内部に備えら れるクロック停止検出・クロック切り替え回路の回路構

【図2】図1に示す選択回路の他の回路構成を示す図である。

【図3】本発明の他の実施例(実施例2)である液晶表示モジュールにおける表示制御装置510の内部に備えられる水平同期信号停止・異常入力検出回路、および、内部水平同期信号生成回路の回路構成を示す図である。

【図4】本発明の他の実施例(実施例3)である液晶表示モジュールにおける表示制御装置510の内部に備えられる垂直同期信号停止・異常入力検出回路、および、内部垂直同期信号生成回路の回路構成を示す図である。

【図5】本発明の他の実施例(実施例4)である液晶表示モジュールにおける表示制御装置510の内部に備えられるディスプレイタイミング信号停止・異常入力検出回路、および、内部ディスプレイタイミング信号生成回路の回路構成を示す図である。

【図6】従来のTFT (Thin Film Transistor) 方式の液晶表示モジュールの概略構成を示すブロック図である。

【図7】図6に示す本体コンピュータからの表示制御信号および表示制御装置510で生成する表示制御信号の 20 タイミングチャートを示す図である。

【図8】1ライン時間単位毎および1フレーム時間単位 毎に交流化を行う方式の交流化タイミイング信号発生回 路の一例の回路構成を示す図である。


【符号の説明】

18


*101, 102…積分回路、111, 112, 491, 492…インバータ、121, 122, 123, 124 …ナンド回路、131,132…シュミットトリガ方式 のインバータ、140…発振器、151, 152, 48 1, 482…アンド回路、161, 261, 361, 4 61…オア回路、171、172、173、604…ノ ア回路、201, 301, 401, 402…ディレイ回 路、211, 212, 311, 312、411, 41 2,413,414…カウンタ回路、231…1水平時 10 間のクロック数、241,341,441,442…デ コード回路、251,351,451,452…比較回 路、271、371、471、525…マルチプレク サ、331…1フレームのライン数、431…1水平ラ イン当たりの表示画素数、432…1表示画面当たりの 表示ライン数、500…インタフェース部、510…表 示制御装置、520…電源部、521…正電圧生成回 路、522…負電圧生成回路、523…コモン電極(対 抗電極)用電圧生成回路、524…ゲート電極電圧生成 回路、530…ドレインドライバ、531、532、5 41…信号線、533…データバス、540…ゲートド ライバ、601,602,603…D型フリップ・フロ ップ回路、605…排他的論理和回路、606…R-S 型フリップ・フロップ回路、TFT-LCD…TFT液 晶表示パネル。


【図1】

*




[図2]







【図3】





【図4】



【図8】







表示データ

制御信号

【図7】

図 7

本体側からの信号

